パワーエレクトロニクス主回路構造の解析技術

滝沢 聡毅(たきざわ さとき) ジニー オルゲス(Gjini Orges)

1 まえがき

汎用インバータや UPS に代表されるパワーエレクトロ ニクス装置においては,年々小型,低コスト,高効率,高 性能および高信頼性化の要望が非常に強まってきている。 それに伴いこれら装置に適用される IGBT (Insulated Gate Bipolar Transistor)を代表とした電力変換用パワー 半導体素子についても,その技術進歩は目覚ましく,年々 小型化,低損失化が進められている。

富士電機では,これらパワーエレクトロニクス装置を開 発するうえで,その基盤となる主回路技術および素子適用 技術の開発を,シミュレーション技術の適用と実験実測に 基づいた検証により実施している。特に昨今のパワー半導 体素子の高速スイッチング化に伴い,主回路構造に起因す る配線インダクタンス値や構造体の電流分布および放射電 磁界を把握することが,非常に重要となってきている。

このことからシミュレーション技術の適用は,開発効率 を大幅に向上させるとともに,パワーエレクトロニクス製 品の一層の高性能化および高信頼化を実現する有効な手段 となる。

本稿ではその一例として,パワーエレクトロニクスの基 幹部となるインバータの主回路配線構造と,IGBT モ ジュールの内部構造を対象とした電磁界解析を中心とする シミュレーション技術を紹介する。

2 インバータスタック解析例

インバータスタックの構造解析例として,600 A/600 V 定格の IGBT を3並列した1相分インバータスタックの直 流中間部ブスバー配線インダクタンスの解析例を示す。解 析したスタックの回路図を図1に,試作器の外観を図2に, シミュレーションモデル図を図3に示す。直流中間部の配 線インダクタンスを把握することは,スナバ回路の設計や, 並列接続されている IGBT や電解コンデンサの電流分布を 知るうえで重要であり,主回路構造設計を実施する際に必 要不可欠となる。





図3 シミュレーションモデル図



図1 IGBT3 並列スタック回路図





滝沢 聡毅

パワーエレクトロニクス製品の開 発に従事。現在,富士電機アドパ ンストテクノロジー(株)エレクト ロニクス技術研究所。電気学会会 昌



ジニー オルゲス

パワーエレクトロニクス製品の開 発に従事。現在,富士電機アドバ ンストテクノロジー(株)エレクト ロニクス技術研究所。電気学会会 昌.

表1 インバータスタック配線インダクタンス値の比較結果

配線インダクタンス	シミュレーション結果	実測結果	
左端配置モジュール	53.5 nH	54.0 nH	
中央配置モジュール	45.1 nH	42.0 nH	

表1に,3並列の中で左端に配置されたIGBTモジュー ルと中央に配置されたIGBTモジュールの直流端子間の配 線インダクタンスのシミュレーション解析結果と実測結果 を示す。両者はほぼ一致した結果となっており,本解析技 術がインバータスタックのような大型の構造体についても 有効であるといえる。

3 IGBT モジュールの内部構造シミュレーション

3.1 IGBT モジュールの現状

図4[a], b]に富士電機製 IGBT モジュール (2MBI50N-060,600 V/50 A,2素子入り)の外観とその内部構造の 写真を,図5 にその解析モデルを示す。DCB (Direct Copper Base)上に IGBT チップと FWD (Free Wheeling Diode)チップが搭載され,DCB の銅はくパターン上で直 流出力導体電極 (P,N)と交流出力導体電極 (U)が接 続される構造である。

IGBT がターンオフする際には,ターンオフ電流変化率 (*di/dt*)と,以下の1~3の各配線部のインダクタンスに よって,式1で示すサージ電圧が各配線部に発生する。

- 1 直流出力導体電極(P 導体,N 導体)
- 2 DCB の銅はくパターン
- 3 チップと銅はくパターン間のワイヤボンディング $V = L \cdot di/dt$ 1

従来の IGBT においては, di/dt 値自体が大きな値では なかったため,式1 で示すサージ電圧の発生が大きな問 題とはなっていなかった。ところが昨今の高速スイッチン グ化に伴い,式1 による Vが高くなり,スナバ回路の設 計など,耐圧設計が非常に厳しくなってきている。

通常,汎用インバータや UPS などの装置には,IGBT を最低6素子分必要とするが,特に大容量装置の場合は, 多並列接続化などで大電流,高*di/dt*遮断を実施するため, 高サージ電圧化の問題は,装置設計において重要課題とな る。

3.2 低インダクタンス化技術とその解析

上記の高サージ電圧化の解決策として, IGBT モジュー ル内部の出力導体電極などの配線インダクタンスを低減す る方法が考えられる。

具体的には,モジュール内部における P 導体と N 導体 の出力導体電極をモジュール内部において近接配置し,そ の箇所において負の相互インダクタンスを大きくする方法 が,従来から提案されている。しかし,この方法は配線の 低インダクタンス化には有効であるが,配線構造が複雑に なることや,絶縁材が新たに必要となるなどコストアップ

図 4 IGBT モジュールの外観(2MBI50N-060)



図 5 IGBT モジュールモデル図



図6 IGBT モジュールモデル図(検証例構造)



の要因となる。

そこで,近接構造を採らずに低配線インダクタンス化と 低放射ノイズ化を図るべく,IGBT がスイッチングする際 の電流分布解析および電磁界解析に基づく DCB 構造の設 計とその検証を行った。

図6にその検証例の構造(シミュレーションモデル)を, 図7,図8にそのシミュレーション解析例を示す。

図6では,DCBの銅はくパターンと各出力導体電極との結線位置をDCB上のほぼ中央部付近に配置し,かつ IGBTとFWDチップをその両端に配置した構造としている。また図7a,bに,図5の従来品構造と図6の検証例 構造それぞれについて,下アーム側IGBTがスイッチング する際のDCB上の電流密度ベクトル図を示す。また,図 8には同様に電流密度分布図を示す。

従来品構造は,図7 a または図8 b に示すように,DCB 上の電流密度は比較的一様な分布となっている。さらに, DCB 間の絶縁帯に沿って流れる電流の経路が長くなって おり,配線インダクタンス値が大きくなっている様子がう

163 (63)

図7 従来品と検証例品モジュールとの電流密度ベクトル比較図



図8 従来品と検証例品モジュールとの電流密度分布比較図



かがえる。

一方,検証例の図7bの結果からは,特に地点A,B付 近で,絶縁帯を挟んだ対抗するDCBパターン間で,大き な電流が反対方向に近接して流れていることが分かる。こ れはこの箇所において,負の相互インダクタンスが発生し, 大幅に低インダクタンス化が図られていることを意味する。 図8bの電流密度分布図において,DCBの中央付近に電 流が集中していることからも分かる。

表 2 に以下の 3 方式による下アーム IGBT 側の配線イン ダクタンス値(U 電極→下アーム IGBT→N 電極のインダ クタンス値)のシミュレーション結果と実機試験結果を示 す。

方式1:従来品モジュール

方式2:従来 DCB + P・N 導体電極近接構造モジュール方式3:図6の検証例モジュール

表2から,図6のモジュールは従来品モジュールに対し て,実測上で約47%のインダクタンス低減効果を示して おり,さらにP・N導体を近接させた構造のモジュールに 対しても同等レベルとなっている。以上のことから,P・N 導体を積極的に近接させずとも DCB構造の最適化により 低インダクタンス化が図れることがシミュレーション結果

表2 各方式によるインダクタンス値の比較結果

方式 1 (従来品:図 5)		方式2 (従来DCB + P・N導体電極近接)		方式3 (検証例品:図6)	
シミュ レーション	実測	シミュ レーション	実測	シミュ レーション	実測
22 nH	26.6 nH	13.4 nH	_	12.9 nH	14.0 nH

と実測により確認できた。

これら低インダクタンス化技術は,今後もますます進む パワー半導体の高速スイッチング化に対応する重要なアイ テムであり,その開発にはシミュレーション技術が有効で ある。

3.3 放射電磁界解析

現在,パワー半導体の適用技術として,上述のスイッチング時の高サージ電圧化とともに,高レベルの放射ノイズ 発生も大きな問題となっている。

富士電機では,構造に起因した放射電磁界についてもシ ミュレーション技術を適用し,低放射ノイズ IGBT モ ジュールを開発している。図9,図10に従来品と検証例品 の DCB 部から発生するノルマルモードのニアフィールド 放射電界のシミュレーション結果を,また図11,図12に 導体部から発生する上記と同様の放射電界のシミュレー ション結果を示す。なお,各図はdがシミュレーションモ デル, aが XY 面上の電界のポーラー図(*Evs.*,100 mm), bが XZ 面上の電界のポーラー図(*Evs.*,100 mm), cが三次元空間図である。

図 9 a または c において, XY 面の = 90 ° 方向(N 導体電極が置かれている方向)に高いレベルの電界が発生していることが分かる。

一方,図10(DCB部から発生する放射電界),図12 (DCBと導体電極を組み合わせた構造)に図6の検証例構 造に対するシミュレーション結果を示す。図9,図11の従 来構造と比較して,ポーラー図の領域が狭まり,また三次 元空間図から全体的に放射電界レベルが低減していること が確認できる。

以上のように,従来は測定が中心であった放射電磁界の 評価も,上記例に示すようにシミュレーションが適用でき, 放射ノイズの低減を図る構造を従来より容易に設計できる ようになった。

4 あとがき

パワーエレクトロニクス装置の主回路設計技術の一翼を 担う電磁界解析を中心としたシミュレーション技術につい て紹介した。本稿では,インバータなどの直流中間回路ブ スバー構造とパワー半導体の内部構造の電磁界解析を中心 に紹介したが,その応用範囲は広い。

今後とも,信頼されるパワー半導体モジュールおよび本 パワー半導体モジュールを適用したパワーエレクトロニク 図 9 DCB 部から発生する放射電界シミュレーション結果(従来品)



図 10 DCB 部から発生する放射電界シミュレーション結果 (検証例品)



ス装置の製品化に,より一層注力していく所存である。

参考文献

- 滝沢聡毅ほか.大容量 6 in 1 IGBT モジュールの適用技術. 富士時報.vol.75, no.8, 2002, p.449-452.
- 2 吉渡新一,別田惣彦.大容量6 in 1 IGBT モジュール 「EconoPACK-Plus」、富士時報.vol.74, no.2, 2001, p.110-113.
- 3 阿部康,丸山宏二.半導体デバイスと回路の連成シミュ レーション解析技術.富士時報.vol.76, no.4, 2003, p.221-

図 11 導体部から発生する放射電界シミュレーション結果 (従来品)



図 12 導体部から発生する放射電界シミュレーション結果 (検証例品)



224.

- [4] Marco, C. C. et al. Low Stray Inductance Bus Bar Design and Construction for Good EMC Performance in Power Electronic Circuits. IEEE Transactions on Power Electronics. vol.17, no.2, 2002, p.225-231.
- 5 菊永敏之ほか.パワーモジュール高信頼性設計のための解 析・シミュレーション技術.三菱電機技報.vol.75, no.6, 2001. p.55-58.
- [6] 三島彰.電磁場連成系のモデリングとシミュレーション.平成13年電気学会産業応用部門大会.S10-5, p.1103-1106.



*本誌に記載されている会社名および製品名は、それぞれの会社が所有する 商標または登録商標である場合があります。